|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/Mips/MipsGenAsmMatcher.inc 4214 case Mips::T9: OpKind = MCK_GPR32NONZERO; break;
gen/lib/Target/Mips/MipsGenRegisterInfo.inc 1909 { Mips::T9 },
1967 Mips::ZERO, Mips::AT, Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::T0, Mips::T1, Mips::T2, Mips::T3, Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1, Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7, Mips::T8, Mips::T9, Mips::K0, Mips::K1, Mips::GP, Mips::SP, Mips::FP, Mips::RA,
1997 Mips::ZERO, Mips::AT, Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::T0, Mips::T1, Mips::T2, Mips::T3, Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1, Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7, Mips::T8, Mips::T9, Mips::K0, Mips::K1, Mips::GP, Mips::SP, Mips::FP, Mips::RA,
2027 Mips::AT, Mips::V0, Mips::V1, Mips::A0, Mips::A1, Mips::A2, Mips::A3, Mips::T0, Mips::T1, Mips::T2, Mips::T3, Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1, Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7, Mips::T8, Mips::T9, Mips::K0, Mips::K1, Mips::GP, Mips::SP, Mips::FP, Mips::RA,
3006 { Mips::T9, 25U },
3210 { Mips::T9, 25U },
7400 static const MCPhysReg CSR_Interrupt_32_SaveList[] = { Mips::A3, Mips::A2, Mips::A1, Mips::A0, Mips::S7, Mips::S6, Mips::S5, Mips::S4, Mips::S3, Mips::S2, Mips::S1, Mips::S0, Mips::V1, Mips::V0, Mips::T9, Mips::T8, Mips::T7, Mips::T6, Mips::T5, Mips::T4, Mips::T3, Mips::T2, Mips::T1, Mips::T0, Mips::RA, Mips::FP, Mips::GP, Mips::AT, Mips::LO0, Mips::HI0, 0 };
7402 static const MCPhysReg CSR_Interrupt_32R6_SaveList[] = { Mips::A3, Mips::A2, Mips::A1, Mips::A0, Mips::S7, Mips::S6, Mips::S5, Mips::S4, Mips::S3, Mips::S2, Mips::S1, Mips::S0, Mips::V1, Mips::V0, Mips::T9, Mips::T8, Mips::T7, Mips::T6, Mips::T5, Mips::T4, Mips::T3, Mips::T2, Mips::T1, Mips::T0, Mips::RA, Mips::FP, Mips::GP, Mips::AT, 0 };
lib/Target/Mips/AsmParser/MipsAsmParser.cpp 2036 if (expandLoadAddress(Mips::T9, Mips::NoRegister, Inst.getOperand(0),
2046 JalrInst.addOperand(MCOperand::createReg(Mips::T9));
2861 if ((DstReg == Mips::T9 || DstReg == Mips::T9_64) && !UseSrcReg &&
3170 case Mips::T8: return Mips::T9;
3171 case Mips::T9: return Mips::K0;
5293 case Mips::F25: return Mips::T9;
5332 case Mips::COP025: return Mips::T9;
lib/Target/Mips/MicroMipsSizeReduction.cpp 383 Mips::S6, Mips::S7, Mips::T8, Mips::T9, Mips::K0, Mips::K1, Mips::GP,
lib/Target/Mips/Mips16ISelLowering.cpp 500 RegsToPass.push_front(std::make_pair((unsigned)Mips::T9, Callee));
lib/Target/Mips/MipsAsmPrinter.cpp 1225 .addReg(Mips::T9)
1226 .addReg(Mips::T9)
lib/Target/Mips/MipsFastISel.cpp 1560 emitInst(TargetOpcode::COPY, Mips::T9).addReg(DestAddress);
1563 Mips::RA).addReg(Mips::T9);
lib/Target/Mips/MipsISelLowering.cpp 3991 return std::make_pair((unsigned)Mips::T9, &Mips::GPR32RegClass);
lib/Target/Mips/MipsMachineFunction.cpp 109 MF.getRegInfo().addLiveIn(Mips::T9);
110 MBB.addLiveIn(Mips::T9);
119 BuildMI(MBB, I, DL, TII.get(Mips::ADDu), V1).addReg(V0).addReg(Mips::T9);
147 .addReg(Mips::V0).addReg(Mips::T9);
lib/Target/Mips/MipsOptimizePICCall.cpp 155 unsigned DstReg = getRegTy(SrcReg, MF) == MVT::i32 ? Mips::T9 : Mips::T9_64;
lib/Target/Mips/MipsRegisterInfo.cpp 44 unsigned MipsRegisterInfo::getPICCallReg() { return Mips::T9; }
lib/Target/Mips/MipsSEInstrInfo.cpp 884 unsigned T9 = Subtarget.isGP64bit() ? Mips::T9_64 : Mips::T9;