|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/PowerPC/PPCGenAsmMatcher.inc 3950 case PPC::ZERO: OpKind = MCK_GPRC_NOR0; break;
gen/lib/Target/PowerPC/PPCGenRegisterInfo.inc 1168 { PPC::ZERO },
1356 PPC::R2, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R1, PPC::FP, PPC::BP, PPC::ZERO,
2328 { PPC::ZERO, -2U },
2603 { PPC::ZERO, 0U },
2881 { PPC::ZERO, -2U },
3156 { PPC::ZERO, 0U },
4293 static const MCPhysReg AltOrder1[] = { PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R1, PPC::FP, PPC::BP, PPC::ZERO, PPC::R2 };
lib/Target/PowerPC/PPCFrameLowering.cpp 1154 .addReg(PPC::ZERO)
1165 .addReg(PPC::ZERO)
1176 .addReg(PPC::ZERO)
lib/Target/PowerPC/PPCISelLowering.cpp 2434 Base = DAG.getRegister(Subtarget.isPPC64() ? PPC::ZERO8 : PPC::ZERO,
2491 Base = DAG.getRegister(Subtarget.isPPC64() ? PPC::ZERO8 : PPC::ZERO,
10433 unsigned ZeroReg = is64bit ? PPC::ZERO8 : PPC::ZERO;
11293 Register ZeroReg = is64bit ? PPC::ZERO8 : PPC::ZERO;
lib/Target/PowerPC/PPCInstrInfo.cpp 1377 ZeroReg = isPPC64 ? PPC::ZERO8 : PPC::ZERO;
1380 PPC::ZERO8 : PPC::ZERO;
2840 if (RegToCopy == PPC::ZERO || RegToCopy == PPC::ZERO8) {
3472 if (MI.getOperand(III.ZeroIsSpecialOrig).getReg() != PPC::ZERO &&
lib/Target/PowerPC/PPCRegisterInfo.cpp 267 for (unsigned PseudoReg : {PPC::ZERO, PPC::ZERO8, PPC::RM})
278 markSuperRegs(Reserved, PPC::ZERO);