|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
Declarations
lib/Target/AMDGPU/AMDGPUInstructionSelector.h 41 class SIInstrInfo;
lib/Target/AMDGPU/AMDGPURegisterBankInfo.h 30 class SIInstrInfo;
lib/Target/AMDGPU/GCNHazardRecognizer.h 29 class SIInstrInfo;
lib/Target/AMDGPU/SIFrameLowering.h 16 class SIInstrInfo;
References
gen/lib/Target/AMDGPU/AMDGPUGenSubtargetInfo.inc 814 const SIInstrInfo *TII =
lib/Target/AMDGPU/AMDGPUAsmPrinter.cpp 572 const SIInstrInfo *TII = STM.getInstrInfo();
592 const SIInstrInfo &TII,
621 const SIInstrInfo *TII = ST.getInstrInfo();
lib/Target/AMDGPU/AMDGPUISelDAGToDAG.cpp 522 const SIInstrInfo *TII = Subtarget->getInstrInfo();
1399 if (SIInstrInfo::isLegalMUBUFImmOffset(C1->getZExtValue())) {
1531 if (SIInstrInfo::isLegalMUBUFImmOffset(C1->getZExtValue()) &&
1552 if (!CAddr || !SIInstrInfo::isLegalMUBUFImmOffset(CAddr->getZExtValue()))
1579 const SIInstrInfo *TII =
1647 const SIInstrInfo *TII = Subtarget->getInstrInfo();
2638 const SIInstrInfo * SII =
lib/Target/AMDGPU/AMDGPUInstructionSelector.cpp 2052 if (SIInstrInfo::isLegalMUBUFImmOffset(PossibleOffset) &&
2115 !SIInstrInfo::isLegalMUBUFImmOffset(Offset))
lib/Target/AMDGPU/AMDGPUInstructionSelector.h 170 const SIInstrInfo &TII;
lib/Target/AMDGPU/AMDGPULegalizerInfo.cpp 1622 if (GAFlags == SIInstrInfo::MO_NONE)
1677 buildPCRelGlobalAddress(DstReg, Ty, B, GV, 0, SIInstrInfo::MO_REL32);
1691 buildPCRelGlobalAddress(GOTAddr, PtrTy, B, GV, 0, SIInstrInfo::MO_GOTPCREL32);
lib/Target/AMDGPU/AMDGPULegalizerInfo.h 64 unsigned Offset, unsigned GAFlags = SIInstrInfo::MO_NONE) const;
lib/Target/AMDGPU/AMDGPUMCInstLower.cpp 83 case SIInstrInfo::MO_GOTPCREL:
85 case SIInstrInfo::MO_GOTPCREL32_LO:
87 case SIInstrInfo::MO_GOTPCREL32_HI:
89 case SIInstrInfo::MO_REL32_LO:
91 case SIInstrInfo::MO_REL32_HI:
93 case SIInstrInfo::MO_ABS32_LO:
95 case SIInstrInfo::MO_ABS32_HI:
119 if (MO.getTargetFlags() == SIInstrInfo::MO_LONG_BRANCH_FORWARD)
178 const auto *TII = static_cast<const SIInstrInfo*>(ST.getInstrInfo());
lib/Target/AMDGPU/AMDGPUMachineCFGStructurizer.cpp 474 const SIInstrInfo *TII,
617 static unsigned createBBSelectReg(const SIInstrInfo *TII,
637 const SIInstrInfo *TII, MachineRegisterInfo *MRI) {
1090 const SIInstrInfo *TII;
1235 const SIInstrInfo *TII);
2832 const SIInstrInfo *TII) {
2876 const SIInstrInfo *TII = ST.getInstrInfo();
lib/Target/AMDGPU/AMDGPUMacroFusion.cpp 32 const SIInstrInfo &TII = static_cast<const SIInstrInfo&>(TII_);
lib/Target/AMDGPU/AMDGPURegisterBankInfo.h 45 const SIInstrInfo *TII;
lib/Target/AMDGPU/AMDGPUSubtarget.cpp 718 const SIInstrInfo *TII;
720 MemOpClusterMutation(const SIInstrInfo *tii) : TII(tii) {}
765 const SIInstrInfo *TII;
769 FillMFMAShadowMutation(const SIInstrInfo *tii) : TII(tii) {}
lib/Target/AMDGPU/AMDGPUSubtarget.h 389 SIInstrInfo InstrInfo;
404 const SIInstrInfo *getInstrInfo() const override {
lib/Target/AMDGPU/GCNDPPCombine.cpp 68 const SIInstrInfo *TII;
lib/Target/AMDGPU/GCNHazardRecognizer.cpp 93 static bool isSendMsgTraceDataOrGDS(const SIInstrInfo &TII,
125 static unsigned getHWReg(const SIInstrInfo *TII, const MachineInstr &RegInstr) {
137 if (SIInstrInfo::isSMRD(*MI) && checkSMRDHazards(MI) > 0)
141 if ((SIInstrInfo::isVMEM(*MI) ||
142 SIInstrInfo::isFLAT(*MI))
155 if (SIInstrInfo::isVALU(*MI) && checkVALUHazards(MI) > 0)
158 if (SIInstrInfo::isDPP(*MI) && checkDPPHazards(MI) > 0)
185 if (SIInstrInfo::isMAI(*MI) && checkMAIHazards(MI) > 0)
200 static void insertNoopInBundle(MachineInstr *MI, const SIInstrInfo &TII) {
251 if (SIInstrInfo::isSMRD(*MI))
254 if (SIInstrInfo::isVMEM(*MI) || SIInstrInfo::isFLAT(*MI))
254 if (SIInstrInfo::isVMEM(*MI) || SIInstrInfo::isFLAT(*MI))
265 if (SIInstrInfo::isVALU(*MI))
268 if (SIInstrInfo::isDPP(*MI))
296 if (SIInstrInfo::isMAI(*MI))
378 WaitStates += SIInstrInfo::getNumWaitStates(*I);
515 if (IsSMRD != SIInstrInfo::isSMRD(*MI))
605 const SIInstrInfo *TII = ST.getInstrInfo();
632 const SIInstrInfo *TII = ST.getInstrInfo();
645 const SIInstrInfo *TII = ST.getInstrInfo();
658 const SIInstrInfo *TII = ST.getInstrInfo();
673 const SIInstrInfo *TII = ST.getInstrInfo();
785 const SIInstrInfo *TII = ST.getInstrInfo();
810 const SIInstrInfo *TII = ST.getInstrInfo();
850 const SIInstrInfo *TII = ST.getInstrInfo();
871 const SIInstrInfo *TII = ST.getInstrInfo();
880 return SIInstrInfo::isVALU(*MI) &&
908 if (!SIInstrInfo::isSALU(*MI) && !SIInstrInfo::isSMRD(*MI))
908 if (!SIInstrInfo::isSALU(*MI) && !SIInstrInfo::isSMRD(*MI))
917 if (!SIInstrInfo::isVMEM(*I) && !SIInstrInfo::isDS(*I) &&
917 if (!SIInstrInfo::isVMEM(*I) && !SIInstrInfo::isDS(*I) &&
918 !SIInstrInfo::isFLAT(*I))
931 return MI && (SIInstrInfo::isVALU(*MI) ||
940 const SIInstrInfo *TII = ST.getInstrInfo();
949 if (!SIInstrInfo::isVALU(*MI))
964 const SIInstrInfo *TII = ST.getInstrInfo();
982 return SIInstrInfo::isSMRD(*I) && I->readsRegister(SDSTReg, TRI);
1034 if (!ST.hasVcmpxExecWARHazard() || !SIInstrInfo::isVALU(*MI))
1042 if (SIInstrInfo::isVALU(*I))
1047 const SIInstrInfo *TII = ST.getInstrInfo();
1051 if (SIInstrInfo::isVALU(*MI)) {
1079 if (SIInstrInfo::isDS(*MI))
1081 if (SIInstrInfo::isVMEM(*MI) || SIInstrInfo::isSegmentSpecificFLAT(*MI))
1081 if (SIInstrInfo::isVMEM(*MI) || SIInstrInfo::isSegmentSpecificFLAT(*MI))
1127 const SIInstrInfo *TII = ST.getInstrInfo();
1142 if (!SIInstrInfo::isMUBUF(*MI) && !SIInstrInfo::isMTBUF(*MI))
1142 if (!SIInstrInfo::isMUBUF(*MI) && !SIInstrInfo::isMTBUF(*MI))
1145 const SIInstrInfo *TII = ST.getInstrInfo();
1151 if (!SIInstrInfo::isMIMG(*I))
1168 if (!SIInstrInfo::isVMEM(*I) && !SIInstrInfo::isFLAT(*I))
1168 if (!SIInstrInfo::isVMEM(*I) && !SIInstrInfo::isFLAT(*I))
1170 return SIInstrInfo::isFPAtomic(*I);
1174 if (WaitStates >= 3 || SIInstrInfo::isVALU(*MI))
1204 return SIInstrInfo::isVALU(*MI);
1234 return SIInstrInfo::isMAI(*MI) &&
1397 return SIInstrInfo::isVALU(*MI) && !SIInstrInfo::isMAI(*MI);
1397 return SIInstrInfo::isVALU(*MI) && !SIInstrInfo::isMAI(*MI);
lib/Target/AMDGPU/GCNHazardRecognizer.h 48 const SIInstrInfo &TII;
lib/Target/AMDGPU/SIAddIMGInit.cpp 65 const SIInstrInfo *TII = ST.getInstrInfo();
lib/Target/AMDGPU/SIFixSGPRCopies.cpp 118 const SIInstrInfo *TII;
203 const SIInstrInfo *TII) {
241 const SIInstrInfo *TII,
324 const SIInstrInfo *TII,
lib/Target/AMDGPU/SIFixVGPRCopies.cpp 51 const SIInstrInfo *TII = ST.getInstrInfo();
lib/Target/AMDGPU/SIFixupVectorISel.cpp 159 const SIInstrInfo *TII,
225 const SIInstrInfo *TII = ST.getInstrInfo();
lib/Target/AMDGPU/SIFoldOperands.cpp 90 const SIInstrInfo *TII;
135 static bool isInlineConstantIfFolded(const SIInstrInfo *TII,
172 static bool frameIndexMayFold(const SIInstrInfo *TII,
186 const SIInstrInfo &TII,
332 const SIInstrInfo *TII) {
438 static bool isUseSafeToFold(const SIInstrInfo *TII,
451 const SIInstrInfo *TII, const MachineRegisterInfo &MRI) {
481 static bool tryToFoldACImm(const SIInstrInfo *TII,
966 const SIInstrInfo *TII,
1079 static bool tryFoldInst(const SIInstrInfo *TII,
lib/Target/AMDGPU/SIFormMemoryClauses.cpp 100 return SIInstrInfo::isFLAT(MI) || SIInstrInfo::isVMEM(MI);
100 return SIInstrInfo::isFLAT(MI) || SIInstrInfo::isVMEM(MI);
104 return SIInstrInfo::isSMRD(MI);
312 const SIInstrInfo *TII = ST->getInstrInfo();
lib/Target/AMDGPU/SIFrameLowering.cpp 190 const SIInstrInfo *TII = ST.getInstrInfo();
271 const SIInstrInfo *TII,
320 const GCNSubtarget &ST, const SIInstrInfo *TII, const SIRegisterInfo *TRI,
405 const SIInstrInfo *TII = ST.getInstrInfo();
538 const SIInstrInfo *TII = ST.getInstrInfo();
693 const SIInstrInfo *TII = ST.getInstrInfo();
835 const SIInstrInfo *TII = ST.getInstrInfo();
1106 const SIInstrInfo *TII = ST.getInstrInfo();
lib/Target/AMDGPU/SIFrameLowering.h 64 const SIInstrInfo *TII,
70 const GCNSubtarget &ST, const SIInstrInfo *TII, const SIRegisterInfo *TRI,
lib/Target/AMDGPU/SIISelLowering.cpp 3032 const SIInstrInfo *TII = getSubtarget()->getInstrInfo();
3103 const SIInstrInfo *TII = getSubtarget()->getInstrInfo();
3123 const SIInstrInfo *TII = getSubtarget()->getInstrInfo();
3332 static bool setM0ToIndexFromSGPR(const SIInstrInfo *TII,
3392 const SIInstrInfo *TII = ST.getInstrInfo();
3483 const SIInstrInfo *TII = ST.getInstrInfo();
3583 const SIInstrInfo *TII = getSubtarget()->getInstrInfo();
3788 const SIInstrInfo *TII = getSubtarget()->getInstrInfo();
3810 const SIInstrInfo *TII = getSubtarget()->getInstrInfo();
5021 unsigned GAFlags = SIInstrInfo::MO_NONE) {
5055 if (GAFlags == SIInstrInfo::MO_NONE) {
5082 SIInstrInfo::MO_ABS32_LO);
5090 SIInstrInfo::MO_REL32);
5093 SIInstrInfo::MO_GOTPCREL32);
6064 SIInstrInfo::MO_ABS32_LO);
8132 const SIInstrInfo *TII = getSubtarget()->getInstrInfo();
8364 const SIInstrInfo *TII = getSubtarget()->getInstrInfo();
8461 const SIInstrInfo *TII = getSubtarget()->getInstrInfo();
9101 const SIInstrInfo *TII = getSubtarget()->getInstrInfo();
10295 const SIInstrInfo *TII = getSubtarget()->getInstrInfo();
10388 const SIInstrInfo *TII = getSubtarget()->getInstrInfo();
10473 const SIInstrInfo *TII = getSubtarget()->getInstrInfo();
10710 const SIInstrInfo *TII = ST.getInstrInfo();
10761 const SIInstrInfo *TII = getSubtarget()->getInstrInfo();
lib/Target/AMDGPU/SIInsertSkips.cpp 53 const SIInstrInfo *TII = nullptr;
lib/Target/AMDGPU/SIInsertWaitcnts.cpp 263 RegInterval getRegInterval(const MachineInstr *MI, const SIInstrInfo *TII,
278 void updateByEvent(const SIInstrInfo *TII, const SIRegisterInfo *TRI,
346 void setExpScore(const MachineInstr *MI, const SIInstrInfo *TII,
369 const SIInstrInfo *TII = nullptr;
460 const SIInstrInfo *TII,
502 const SIInstrInfo *TII,
516 void WaitcntBrackets::updateByEvent(const SIInstrInfo *TII,
1233 } else if (SIInstrInfo::isVMEM(Inst) &&
lib/Target/AMDGPU/SIInstrInfo.cpp 509 static void reportIllegalCopy(const SIInstrInfo *TII, MachineBasicBlock &MBB,
839 case SIInstrInfo::SCC_TRUE: {
853 case SIInstrInfo::SCC_FALSE: {
867 case SIInstrInfo::VCCNZ: {
881 case SIInstrInfo::VCCZ: {
895 case SIInstrInfo::EXECNZ: {
913 case SIInstrInfo::EXECZ: {
1863 unsigned SIInstrInfo::getBranchOpcode(SIInstrInfo::BranchPredicate Cond) {
1865 case SIInstrInfo::SCC_TRUE:
1867 case SIInstrInfo::SCC_FALSE:
1869 case SIInstrInfo::VCCNZ:
1871 case SIInstrInfo::VCCZ:
1873 case SIInstrInfo::EXECNZ:
1875 case SIInstrInfo::EXECZ:
1882 SIInstrInfo::BranchPredicate SIInstrInfo::getBranchPredicate(unsigned Opcode) {
3155 if (SIInstrInfo::isVALU(MI)) {
3172 SIInstrInfo::isGenericOpcode(MI.getOpcode()) ||
3173 SIInstrInfo::isSALU(MI) ||
3174 SIInstrInfo::isSMRD(MI))
3193 if (SIInstrInfo::isGenericOpcode(MI.getOpcode()))
4319 emitLoadSRsrcFromVGPRLoop(const SIInstrInfo &TII, MachineRegisterInfo &MRI,
4402 static void loadSRsrcFromVGPR(const SIInstrInfo &TII, MachineInstr &MI,
4472 extractRsrcPtr(const SIInstrInfo &TII, MachineInstr &MI, MachineOperand &Rsrc) {
lib/Target/AMDGPU/SILoadStoreOptimizer.cpp 206 const SIInstrInfo *TII = nullptr;
212 static bool dmasksCanBeCombined(const CombineInfo &CI, const SIInstrInfo &TII);
275 static unsigned getOpcodeWidth(const MachineInstr &MI, const SIInstrInfo &TII) {
301 static InstClassEnum getInstClass(unsigned Opc, const SIInstrInfo &TII) {
349 static unsigned getInstSubclass(unsigned Opc, const SIInstrInfo &TII) {
376 static unsigned getRegs(unsigned Opc, const SIInstrInfo &TII) {
638 bool SILoadStoreOptimizer::dmasksCanBeCombined(const CombineInfo &CI, const SIInstrInfo &TII) {
lib/Target/AMDGPU/SILowerControlFlow.cpp 81 const SIInstrInfo *TII = nullptr;
148 const SIInstrInfo *TII) {
367 && SIInstrInfo::isVALU(*Def);
lib/Target/AMDGPU/SILowerI1Copies.cpp 59 const SIInstrInfo *TII = nullptr;
437 const SIInstrInfo *TII = ST.getInstrInfo();
lib/Target/AMDGPU/SILowerSGPRSpills.cpp 49 const SIInstrInfo *TII = nullptr;
lib/Target/AMDGPU/SIMachineFunctionInfo.h 874 const AMDGPUBufferPseudoSourceValue *getBufferPSV(const SIInstrInfo &TII,
883 const AMDGPUImagePseudoSourceValue *getImagePSV(const SIInstrInfo &TII,
892 const AMDGPUGWSResourcePseudoSourceValue *getGWSPSV(const SIInstrInfo &TII) {
lib/Target/AMDGPU/SIMachineScheduler.cpp 1153 if (SIInstrInfo::isEXP(*SU.getInstr())) {
1177 if (!SIInstrInfo::isEXP(*DAG->SUnits[k].getInstr()))
lib/Target/AMDGPU/SIMachineScheduler.h 430 const SIInstrInfo *SITII;
lib/Target/AMDGPU/SIMemoryLegalizer.cpp 253 const SIInstrInfo *TII = nullptr;
lib/Target/AMDGPU/SIModeRegister.cpp 144 void processBlockPhase1(MachineBasicBlock &MBB, const SIInstrInfo *TII);
146 void processBlockPhase2(MachineBasicBlock &MBB, const SIInstrInfo *TII);
148 void processBlockPhase3(MachineBasicBlock &MBB, const SIInstrInfo *TII);
150 Status getInstructionMode(MachineInstr &MI, const SIInstrInfo *TII);
153 const SIInstrInfo *TII, Status InstrMode);
171 const SIInstrInfo *TII) {
193 const SIInstrInfo *TII, Status InstrMode) {
228 const SIInstrInfo *TII) {
327 const SIInstrInfo *TII) {
363 const SIInstrInfo *TII) {
378 const SIInstrInfo *TII = ST.getInstrInfo();
lib/Target/AMDGPU/SIOptimizeExecMasking.cpp 180 static bool removeTerminatorBit(const SIInstrInfo &TII, MachineInstr &MI) {
223 const SIInstrInfo &TII,
238 const SIInstrInfo &TII,
273 const SIInstrInfo *TII = ST.getInstrInfo();
lib/Target/AMDGPU/SIOptimizeExecMaskingPreRA.cpp 38 const SIInstrInfo *TII;
108 const SIInstrInfo &TII,
121 const SIInstrInfo &TII,
193 const SIInstrInfo *TII = ST.getInstrInfo();
lib/Target/AMDGPU/SIPeepholeSDWA.cpp 74 const SIInstrInfo *TII;
120 virtual MachineInstr *potentialToConvert(const SIInstrInfo *TII) = 0;
121 virtual bool convertToSDWA(MachineInstr &MI, const SIInstrInfo *TII) = 0;
153 MachineInstr *potentialToConvert(const SIInstrInfo *TII) override;
154 bool convertToSDWA(MachineInstr &MI, const SIInstrInfo *TII) override;
161 uint64_t getSrcMods(const SIInstrInfo *TII,
180 MachineInstr *potentialToConvert(const SIInstrInfo *TII) override;
181 bool convertToSDWA(MachineInstr &MI, const SIInstrInfo *TII) override;
201 bool convertToSDWA(MachineInstr &MI, const SIInstrInfo *TII) override;
334 uint64_t SDWASrcOperand::getSrcMods(const SIInstrInfo *TII,
359 MachineInstr *SDWASrcOperand::potentialToConvert(const SIInstrInfo *TII) {
369 bool SDWASrcOperand::convertToSDWA(MachineInstr &MI, const SIInstrInfo *TII) {
443 MachineInstr *SDWADstOperand::potentialToConvert(const SIInstrInfo *TII) {
462 bool SDWADstOperand::convertToSDWA(MachineInstr &MI, const SIInstrInfo *TII) {
493 const SIInstrInfo *TII) {
lib/Target/AMDGPU/SIPreAllocateWWMRegs.cpp 37 const SIInstrInfo *TII;
lib/Target/AMDGPU/SIRegisterInfo.cpp 323 if (!SIInstrInfo::isMUBUF(*MI))
353 const SIInstrInfo *TII = ST.getInstrInfo();
379 const SIInstrInfo *TII = ST.getInstrInfo();
416 if (!SIInstrInfo::isMUBUF(*MI))
552 const SIInstrInfo *TII = ST.getInstrInfo();
579 const SIInstrInfo *TII = ST.getInstrInfo();
626 const SIInstrInfo *TII = ST.getInstrInfo();
760 const SIInstrInfo *TII = ST.getInstrInfo();
878 const SIInstrInfo *TII = ST.getInstrInfo();
990 const SIInstrInfo *TII = ST.getInstrInfo();
lib/Target/AMDGPU/SIShrinkInstructions.cpp 71 static bool foldImmediates(MachineInstr &MI, const SIInstrInfo *TII,
128 static bool isKImmOperand(const SIInstrInfo *TII, const MachineOperand &Src) {
134 static bool isKUImmOperand(const SIInstrInfo *TII, const MachineOperand &Src) {
140 static bool isKImmOrKUImmOperand(const SIInstrInfo *TII,
158 static bool isReverseInlineImm(const SIInstrInfo *TII,
182 static void shrinkScalarCompare(const SIInstrInfo *TII, MachineInstr &MI) {
228 const SIInstrInfo *TII = ST.getInstrInfo();
317 const SIInstrInfo *TII,
456 const SIInstrInfo *TII) {
555 const SIInstrInfo *TII = ST.getInstrInfo();
lib/Target/AMDGPU/SIWholeQuadMode.cpp 149 const SIInstrInfo *TII;
usr/include/c++/7.4.0/bits/move.h 72 constexpr _Tp&&
83 constexpr _Tp&&
usr/include/c++/7.4.0/bits/unique_ptr.h 824 make_unique(_Args&&... __args)