reference, declaration → definition definition → references, declarations, derived classes, virtual overrides reference to multiple definitions → definitions unreferenced |
127 return isIntRegForSubInst(HRI.getSubReg(Reg, Hexagon::isub_lo)) && 128 isIntRegForSubInst(HRI.getSubReg(Reg, Hexagon::isub_hi)); 3312 isIntRegForSubInst(Src1Reg) && isIntRegForSubInst(Src2Reg)) 3312 isIntRegForSubInst(Src1Reg) && isIntRegForSubInst(Src2Reg)) 3323 isIntRegForSubInst(SrcReg) && MI.getOperand(2).isImm() && 3332 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg)) 3332 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg)) 3340 if (isIntRegForSubInst(DstReg)) 3349 isIntRegForSubInst(Src1Reg) && (MI.getOperand(2).getImm() == 0)) 3741 if (isIntRegForSubInst(DstReg)) { 3748 if (isIntRegForSubInst(SrcReg) && 3758 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3758 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3777 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3777 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3786 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3786 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3857 isIntRegForSubInst(Src2Reg) && 3862 if (isIntRegForSubInst(Src1Reg) && isIntRegForSubInst(Src2Reg) && 3862 if (isIntRegForSubInst(Src1Reg) && isIntRegForSubInst(Src2Reg) && 3871 if (isIntRegForSubInst(Src1Reg) && isIntRegForSubInst(Src2Reg) && 3871 if (isIntRegForSubInst(Src1Reg) && isIntRegForSubInst(Src2Reg) && 3888 if (isIntRegForSubInst(Src1Reg) && isIntRegForSubInst(Src2Reg) && 3888 if (isIntRegForSubInst(Src1Reg) && isIntRegForSubInst(Src2Reg) && 3906 if (isIntRegForSubInst(Src1Reg) && MI.getOperand(1).isImm() && 3914 if (isIntRegForSubInst(Src1Reg) && 3945 if (isIntRegForSubInst(DstReg)) { 3957 if (isIntRegForSubInst(SrcReg) && MI.getOperand(2).isImm() && 3968 if (isIntRegForSubInst(DstReg) && (DstReg == Src1Reg) && 3969 isIntRegForSubInst(Src2Reg)) 3978 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3978 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg) && 3988 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg)) 3988 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg)) 3997 if (isIntRegForSubInst(DstReg)) 4009 if (isIntRegForSubInst(DstReg) && 4019 Hexagon::P0 == DstReg && isIntRegForSubInst(SrcReg) && 4040 if (isDblRegForSubInst(DstReg, HRI) && isIntRegForSubInst(SrcReg) && 4049 if (isDblRegForSubInst(DstReg, HRI) && isIntRegForSubInst(SrcReg) && 4061 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg)) 4061 if (isIntRegForSubInst(DstReg) && isIntRegForSubInst(SrcReg))