|
|
reference, declaration → definition
definition → references, declarations, derived classes, virtual overrides
reference to multiple definitions → definitions
unreferenced
|
References
gen/lib/Target/AArch64/AArch64GenAsmMatcher.inc 6592 Inst.addOperand(MCOperand::createReg(AArch64::WZR));
6595 Inst.addOperand(MCOperand::createReg(AArch64::XZR));
6760 Inst.addOperand(MCOperand::createReg(AArch64::LR));
gen/lib/Target/ARM/ARMGenAsmMatcher.inc 4398 Inst.addOperand(MCOperand::createReg(ARM::SP));
4464 Inst.addOperand(MCOperand::createReg(ARM::ZR));
4572 Inst.addOperand(MCOperand::createReg(0));
4575 Inst.addOperand(MCOperand::createReg(ARM::CPSR));
4590 Inst.addOperand(MCOperand::createReg(ARM::R8));
4593 Inst.addOperand(MCOperand::createReg(ARM::R0));
gen/lib/Target/ARM/ARMGenMCPseudoLowering.inc 23 TmpInst.addOperand(MCOperand::createReg(0));
84 TmpInst.addOperand(MCOperand::createReg(ARM::PC));
90 TmpInst.addOperand(MCOperand::createReg(0));
92 TmpInst.addOperand(MCOperand::createReg(0));
189 TmpInst.addOperand(MCOperand::createReg(0));
208 TmpInst.addOperand(MCOperand::createReg(ARM::PC));
214 TmpInst.addOperand(MCOperand::createReg(0));
216 TmpInst.addOperand(MCOperand::createReg(0));
291 TmpInst.addOperand(MCOperand::createReg(0));
306 TmpInst.addOperand(MCOperand::createReg(0));
340 TmpInst.addOperand(MCOperand::createReg(ARM::PC));
357 TmpInst.addOperand(MCOperand::createReg(ARM::LR));
476 TmpInst.addOperand(MCOperand::createReg(0));
gen/lib/Target/Hexagon/HexagonGenAsmMatcher.inc 2575 Inst.addOperand(MCOperand::createReg(Hexagon::W15));
2587 Inst.addOperand(MCOperand::createReg(Hexagon::R29));
2590 Inst.addOperand(MCOperand::createReg(Hexagon::D15));
2593 Inst.addOperand(MCOperand::createReg(Hexagon::R30));
2599 Inst.addOperand(MCOperand::createReg(Hexagon::R0));
gen/lib/Target/Lanai/LanaiGenAsmMatcher.inc 401 Inst.addOperand(MCOperand::createReg(Lanai::R0));
407 Inst.addOperand(MCOperand::createReg(Lanai::R1));
gen/lib/Target/MSP430/MSP430GenAsmMatcher.inc 365 Inst.addOperand(MCOperand::createReg(MSP430::SR));
383 Inst.addOperand(MCOperand::createReg(MSP430::CG));
gen/lib/Target/Mips/MipsGenAsmMatcher.inc 1394 Inst.addOperand(MCOperand::createReg(Mips::ZERO));
1400 Inst.addOperand(MCOperand::createReg(Mips::FCC0));
1460 Inst.addOperand(MCOperand::createReg(Mips::ZERO_64));
1469 Inst.addOperand(MCOperand::createReg(Mips::RA));
1472 Inst.addOperand(MCOperand::createReg(Mips::RA_64));
1505 Inst.addOperand(MCOperand::createReg(Mips::AC0));
1523 Inst.addOperand(MCOperand::createReg(Mips::S0));
gen/lib/Target/Mips/MipsGenMCPseudoLowering.inc 67 TmpInst.addOperand(MCOperand::createReg(Mips::ZERO));
69 TmpInst.addOperand(MCOperand::createReg(Mips::ZERO));
81 TmpInst.addOperand(MCOperand::createReg(Mips::ZERO));
93 TmpInst.addOperand(MCOperand::createReg(Mips::ZERO));
200 TmpInst.addOperand(MCOperand::createReg(Mips::ZERO));
202 TmpInst.addOperand(MCOperand::createReg(Mips::ZERO));
246 TmpInst.addOperand(MCOperand::createReg(Mips::RA));
258 TmpInst.addOperand(MCOperand::createReg(Mips::RA_64));
270 TmpInst.addOperand(MCOperand::createReg(Mips::RA));
282 TmpInst.addOperand(MCOperand::createReg(Mips::RA));
304 TmpInst.addOperand(MCOperand::createReg(Mips::ZERO));
306 TmpInst.addOperand(MCOperand::createReg(Mips::ZERO));
563 TmpInst.addOperand(MCOperand::createReg(Mips::ZERO_64));
575 TmpInst.addOperand(MCOperand::createReg(Mips::ZERO));
884 TmpInst.addOperand(MCOperand::createReg(Mips::ZERO_64));
916 TmpInst.addOperand(MCOperand::createReg(Mips::ZERO));
gen/lib/Target/PowerPC/PPCGenAsmMatcher.inc 2150 Inst.addOperand(MCOperand::createReg(PPC::CR0));
2234 Inst.addOperand(MCOperand::createReg(PPC::R0));
gen/lib/Target/RISCV/RISCVGenAsmMatcher.inc 980 Inst.addOperand(MCOperand::createReg(RISCV::X0));
1010 Inst.addOperand(MCOperand::createReg(RISCV::X1));
gen/lib/Target/RISCV/RISCVGenCompressInstEmitter.inc 242 OutInst.addOperand(MCOperand::createReg(RISCV::X2));
244 OutInst.addOperand(MCOperand::createReg(RISCV::X2));
1018 OutInst.addOperand(MCOperand::createReg(RISCV::X2));
1020 OutInst.addOperand(MCOperand::createReg(RISCV::X2));
1152 OutInst.addOperand(MCOperand::createReg(RISCV::X0));
1168 OutInst.addOperand(MCOperand::createReg(RISCV::X0));
1337 OutInst.addOperand(MCOperand::createReg(RISCV::X0));
1351 OutInst.addOperand(MCOperand::createReg(RISCV::X1));
1365 OutInst.addOperand(MCOperand::createReg(RISCV::X1));
1381 OutInst.addOperand(MCOperand::createReg(RISCV::X0));
1435 OutInst.addOperand(MCOperand::createReg(RISCV::X0));
1449 OutInst.addOperand(MCOperand::createReg(RISCV::X0));
1513 OutInst.addOperand(MCOperand::createReg(RISCV::X0));
1528 OutInst.addOperand(MCOperand::createReg(RISCV::X0));
1553 OutInst.addOperand(MCOperand::createReg(RISCV::X0));
1555 OutInst.addOperand(MCOperand::createReg(RISCV::X0));
gen/lib/Target/RISCV/RISCVGenMCPseudoLowering.inc 19 TmpInst.addOperand(MCOperand::createReg(RISCV::X0));
31 TmpInst.addOperand(MCOperand::createReg(RISCV::X0));
46 TmpInst.addOperand(MCOperand::createReg(RISCV::X1));
60 TmpInst.addOperand(MCOperand::createReg(RISCV::X0));
62 TmpInst.addOperand(MCOperand::createReg(RISCV::X1));
73 TmpInst.addOperand(MCOperand::createReg(RISCV::X0));
gen/lib/Target/Sparc/SparcGenAsmMatcher.inc 1638 Inst.addOperand(MCOperand::createReg(SP::G0));
1647 Inst.addOperand(MCOperand::createReg(SP::O7));
1656 Inst.addOperand(MCOperand::createReg(SP::FCC0));
gen/lib/Target/X86/X86GenAsmMatcher.inc 4967 Inst.addOperand(MCOperand::createReg(X86::AX));
4970 Inst.addOperand(MCOperand::createReg(X86::EAX));
4973 Inst.addOperand(MCOperand::createReg(X86::RAX));
5039 Inst.addOperand(MCOperand::createReg(X86::ST1));
5042 Inst.addOperand(MCOperand::createReg(X86::ST0));
include/llvm/MC/MCInstBuilder.h 32 Inst.addOperand(MCOperand::createReg(Reg));
lib/Target/AArch64/AArch64AsmPrinter.cpp 875 MOVI.addOperand(MCOperand::createReg(DestReg));
884 FMov.addOperand(MCOperand::createReg(DestReg));
885 FMov.addOperand(MCOperand::createReg(AArch64::WZR));
889 FMov.addOperand(MCOperand::createReg(DestReg));
890 FMov.addOperand(MCOperand::createReg(AArch64::WZR));
894 FMov.addOperand(MCOperand::createReg(DestReg));
895 FMov.addOperand(MCOperand::createReg(AArch64::XZR));
939 MovZ.addOperand(MCOperand::createReg(DestReg));
946 MovK.addOperand(MCOperand::createReg(DestReg));
947 MovK.addOperand(MCOperand::createReg(DestReg));
960 TmpInst.addOperand(MCOperand::createReg(MI->getOperand(0).getReg()));
998 TmpInst.addOperand(MCOperand::createReg(MI->getOperand(0).getReg()));
1030 Adrp.addOperand(MCOperand::createReg(AArch64::X0));
1036 Ldr.addOperand(MCOperand::createReg(AArch64::X1));
1037 Ldr.addOperand(MCOperand::createReg(AArch64::X0));
1044 Add.addOperand(MCOperand::createReg(AArch64::X0));
1045 Add.addOperand(MCOperand::createReg(AArch64::X0));
1059 Blr.addOperand(MCOperand::createReg(AArch64::X1));
lib/Target/AArch64/AArch64MCInstLower.cpp 261 MCOp = MCOperand::createReg(MO.getReg());
309 OutMI.addOperand(MCOperand::createReg(AArch64::LR));
314 OutMI.addOperand(MCOperand::createReg(AArch64::LR));
lib/Target/AArch64/AsmParser/AArch64AsmParser.cpp 1426 Inst.addOperand(MCOperand::createReg(getReg()));
1438 Inst.addOperand(MCOperand::createReg(Reg));
1450 Inst.addOperand(MCOperand::createReg(Reg));
1465 Inst.addOperand(MCOperand::createReg(AArch64::Z0 + getReg() - Base));
1472 Inst.addOperand(MCOperand::createReg(AArch64::D0 + getReg() - AArch64::Q0));
1479 Inst.addOperand(MCOperand::createReg(getReg()));
1484 Inst.addOperand(MCOperand::createReg(getReg()));
1512 Inst.addOperand(MCOperand::createReg(FirstReg + getVectorListStart() -
lib/Target/AArch64/Disassembler/AArch64Disassembler.cpp 322 Inst.addOperand(MCOperand::createReg(Register));
351 Inst.addOperand(MCOperand::createReg(Register));
372 Inst.addOperand(MCOperand::createReg(Register));
393 Inst.addOperand(MCOperand::createReg(Register));
414 Inst.addOperand(MCOperand::createReg(Register));
435 Inst.addOperand(MCOperand::createReg(Register));
446 Inst.addOperand(MCOperand::createReg(Register));
458 Inst.addOperand(MCOperand::createReg(Register));
479 Inst.addOperand(MCOperand::createReg(Register));
492 Inst.addOperand(MCOperand::createReg(Register));
513 Inst.addOperand(MCOperand::createReg(Register));
550 Inst.addOperand(MCOperand::createReg(Register));
574 Inst.addOperand(MCOperand::createReg(Register));
598 Inst.addOperand(MCOperand::createReg(Register));
615 Inst.addOperand(MCOperand::createReg(Register));
646 Inst.addOperand(MCOperand::createReg(Register));
666 Inst.addOperand(MCOperand::createReg(Register));
689 Inst.addOperand(MCOperand::createReg(Register));
713 Inst.addOperand(MCOperand::createReg(Register));
733 Inst.addOperand(MCOperand::createReg(Register));
756 Inst.addOperand(MCOperand::createReg(Register));
780 Inst.addOperand(MCOperand::createReg(Register));
1786 Inst.addOperand(MCOperand::createReg(Reg));
lib/Target/AMDGPU/AMDGPUMCInstLower.cpp 135 MCOp = MCOperand::createReg(AMDGPU::getMCReg(MO.getReg(), ST));
lib/Target/AMDGPU/AsmParser/AMDGPUAsmParser.cpp 1864 Inst.addOperand(MCOperand::createReg(AMDGPU::getMCReg(getReg(), AsmParser->getSTI())));
4749 Inst.addOperand(MCOperand::createReg(AMDGPU::M0)); // m0
4785 Inst.addOperand(MCOperand::createReg(AMDGPU::M0)); // m0
4810 Inst.addOperand(MCOperand::createReg(AMDGPU::NoRegister));
lib/Target/AMDGPU/Disassembler/AMDGPUDisassembler.cpp 420 MCOperand::createReg(MI.getOperand(Tied).getReg()),
584 MI.getOperand(VDataIdx) = MCOperand::createReg(NewVdata);
588 MI.getOperand(VDstIdx) = MCOperand::createReg(NewVdata);
593 MI.getOperand(VAddr0Idx) = MCOperand::createReg(NewVAddr0);
620 return MCOperand::createReg(AMDGPU::getMCReg(RegId, STI));
lib/Target/ARC/ARCMCInstLower.cpp 87 return MCOperand::createReg(MO.getReg());
lib/Target/ARC/Disassembler/ARCDisassembler.cpp 130 Inst.addOperand(MCOperand::createReg(Reg));
lib/Target/ARM/ARMAsmPrinter.cpp 1396 TmpInst.addOperand(MCOperand::createReg(MI->getOperand(0).getReg()));
1417 TmpInst.addOperand(MCOperand::createReg(0));
1419 TmpInst.addOperand(MCOperand::createReg(0));
1428 TmpInst.addOperand(MCOperand::createReg(MI->getOperand(0).getReg()));
1429 TmpInst.addOperand(MCOperand::createReg(MI->getOperand(1).getReg()));
1449 TmpInst.addOperand(MCOperand::createReg(0));
1451 TmpInst.addOperand(MCOperand::createReg(0));
1754 TmpInst.addOperand(MCOperand::createReg(ARM::PC));
1755 TmpInst.addOperand(MCOperand::createReg(MI->getOperand(0).getReg()));
1758 TmpInst.addOperand(MCOperand::createReg(0));
1761 TmpInst.addOperand(MCOperand::createReg(0));
1769 TmpInst.addOperand(MCOperand::createReg(ARM::PC));
1770 TmpInst.addOperand(MCOperand::createReg(MI->getOperand(0).getReg()));
1774 TmpInst.addOperand(MCOperand::createReg(0));
1782 TmpInst.addOperand(MCOperand::createReg(ARM::PC));
1783 TmpInst.addOperand(MCOperand::createReg(MI->getOperand(0).getReg()));
1784 TmpInst.addOperand(MCOperand::createReg(MI->getOperand(1).getReg()));
1788 TmpInst.addOperand(MCOperand::createReg(0));
lib/Target/ARM/ARMInstrInfo.cpp 40 NopInst.addOperand(MCOperand::createReg(0));
43 NopInst.addOperand(MCOperand::createReg(ARM::R0));
44 NopInst.addOperand(MCOperand::createReg(ARM::R0));
46 NopInst.addOperand(MCOperand::createReg(0));
47 NopInst.addOperand(MCOperand::createReg(0));
lib/Target/ARM/ARMMCInstLower.cpp 81 MCOp = MCOperand::createReg(MO.getReg());
lib/Target/ARM/AsmParser/ARMAsmParser.cpp 2346 Inst.addOperand(MCOperand::createReg(RegNum));
2353 Inst.addOperand(MCOperand::createReg(RegNum));
2370 Inst.addOperand(MCOperand::createReg(RegNum));
2405 Inst.addOperand(MCOperand::createReg(getReg()));
2410 Inst.addOperand(MCOperand::createReg(getReg()));
2417 Inst.addOperand(MCOperand::createReg(RegShiftedReg.SrcReg));
2418 Inst.addOperand(MCOperand::createReg(RegShiftedReg.ShiftReg));
2427 Inst.addOperand(MCOperand::createReg(RegShiftedImm.SrcReg));
2445 Inst.addOperand(MCOperand::createReg(*I));
2453 Inst.addOperand(MCOperand::createReg(*I));
2717 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
2722 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
2727 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
2732 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
2759 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
2822 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
2823 Inst.addOperand(MCOperand::createReg(Memory.OffsetRegNum));
2837 Inst.addOperand(MCOperand::createReg(0));
2848 Inst.addOperand(MCOperand::createReg(0));
2865 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
2866 Inst.addOperand(MCOperand::createReg(Memory.OffsetRegNum));
2875 Inst.addOperand(MCOperand::createReg(PostIdxReg.RegNum));
2888 Inst.addOperand(MCOperand::createReg(0));
2910 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
2932 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
2948 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
2964 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
2972 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
2979 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
2985 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
2986 Inst.addOperand(MCOperand::createReg(Memory.OffsetRegNum));
3000 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
3015 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
3029 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
3030 Inst.addOperand(MCOperand::createReg(Memory.OffsetRegNum));
3035 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
3036 Inst.addOperand(MCOperand::createReg(Memory.OffsetRegNum));
3044 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
3045 Inst.addOperand(MCOperand::createReg(Memory.OffsetRegNum));
3051 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
3052 Inst.addOperand(MCOperand::createReg(Memory.OffsetRegNum));
3058 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
3059 Inst.addOperand(MCOperand::createReg(Memory.OffsetRegNum));
3065 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
3072 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
3079 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
3086 Inst.addOperand(MCOperand::createReg(Memory.BaseRegNum));
3115 Inst.addOperand(MCOperand::createReg(PostIdxReg.RegNum));
3121 Inst.addOperand(MCOperand::createReg(PostIdxReg.RegNum));
3153 Inst.addOperand(MCOperand::createReg(VectorList.RegNum));
3184 Inst.addOperand(MCOperand::createReg(RC_out->getRegister(I)));
3189 Inst.addOperand(MCOperand::createReg(VectorList.RegNum));
8259 TmpInst.addOperand(MCOperand::createReg(0));
8277 TmpInst.addOperand(MCOperand::createReg(0));
8411 TmpInst.addOperand(MCOperand::createReg(0)); // S
8465 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8489 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8491 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8515 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8517 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8519 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8539 TmpInst.addOperand(MCOperand::createReg(0)); // Rm
8561 TmpInst.addOperand(MCOperand::createReg(0)); // Rm
8563 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8585 TmpInst.addOperand(MCOperand::createReg(0)); // Rm
8587 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8589 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8611 TmpInst.addOperand(MCOperand::createReg(0)); // Rm
8613 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8615 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8617 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8657 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8679 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8681 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8703 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8705 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8707 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8749 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8756 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8776 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8778 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8785 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8787 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8807 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8809 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8811 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8818 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8820 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8822 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8843 TmpInst.addOperand(MCOperand::createReg(0)); // Rm
8863 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8868 TmpInst.addOperand(MCOperand::createReg(0)); // Rm
8870 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8890 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8892 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8897 TmpInst.addOperand(MCOperand::createReg(0)); // Rm
8899 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8901 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8921 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8923 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8925 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8930 TmpInst.addOperand(MCOperand::createReg(0)); // Rm
8932 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8934 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8936 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8975 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
8980 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9000 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9002 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9007 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9009 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9029 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9031 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9033 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9038 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9040 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9042 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9062 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9064 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9084 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9086 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9091 TmpInst.addOperand(MCOperand::createReg(0)); // Rm
9108 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9110 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9133 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9135 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9155 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9157 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9162 TmpInst.addOperand(MCOperand::createReg(0)); // Rm
9179 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9181 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9204 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9206 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9208 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9228 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9230 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9232 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9237 TmpInst.addOperand(MCOperand::createReg(0)); // Rm
9254 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9256 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9258 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9281 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9283 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9285 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9305 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9307 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9309 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9314 TmpInst.addOperand(MCOperand::createReg(0)); // Rm
9331 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9333 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9335 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9360 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9362 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9382 TmpInst.addOperand(MCOperand::createReg(0)); // Rm
9384 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9386 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9408 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9410 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9431 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9433 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9435 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9455 TmpInst.addOperand(MCOperand::createReg(0)); // Rm
9457 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9459 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9461 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9483 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9485 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9487 TmpInst.addOperand(MCOperand::createReg(Inst.getOperand(0).getReg() +
9550 TmpInst.addOperand(MCOperand::createReg(
9557 TmpInst.addOperand(MCOperand::createReg(
9603 TmpInst.addOperand(MCOperand::createReg(
9611 TmpInst.addOperand(MCOperand::createReg(
9728 TmpInst.addOperand(MCOperand::createReg(0)); // am2offset
9759 Inst.addOperand(MCOperand::createReg(0)); // cc_out
9768 Inst.addOperand(MCOperand::createReg(0)); // cc_out
9847 Inst.addOperand(MCOperand::createReg(0)); // cc_out
9899 MCOperand::createReg(Inst.getOperand(0).getReg()));
9928 Inst.insert(Inst.begin(), MCOperand::createReg(ARM::SP));
9929 Inst.insert(Inst.begin(), MCOperand::createReg(ARM::SP));
9939 Inst.insert(Inst.begin(), MCOperand::createReg(ARM::SP));
9940 Inst.insert(Inst.begin(), MCOperand::createReg(ARM::SP));
lib/Target/ARM/Disassembler/ARMDisassembler.cpp 737 MI.insert(I, MCOperand::createReg(InITBlock ? 0 : ARM::CPSR));
742 MI.insert(I, MCOperand::createReg(InITBlock ? 0 : ARM::CPSR));
836 MI.insert(CCI, MCOperand::createReg(0));
838 MI.insert(CCI, MCOperand::createReg(ARM::CPSR));
853 MI.insert(VCCI, MCOperand::createReg(0));
855 MI.insert(VCCI, MCOperand::createReg(ARM::P0));
1133 Inst.addOperand(MCOperand::createReg(Register));
1147 Inst.addOperand(MCOperand::createReg(Register));
1171 Inst.addOperand(MCOperand::createReg(ARM::APSR_NZCV));
1186 Inst.addOperand(MCOperand::createReg(ARM::ZR));
1230 Inst.addOperand(MCOperand::createReg(RegisterPair));
1260 Inst.addOperand(MCOperand::createReg(Register));
1295 Inst.addOperand(MCOperand::createReg(Register));
1326 Inst.addOperand(MCOperand::createReg(Register));
1366 Inst.addOperand(MCOperand::createReg(Register));
1385 Inst.addOperand(MCOperand::createReg(Register));
1408 Inst.addOperand(MCOperand::createReg(Register));
1423 Inst.addOperand(MCOperand::createReg(0));
1425 Inst.addOperand(MCOperand::createReg(ARM::CPSR));
1432 Inst.addOperand(MCOperand::createReg(ARM::CPSR));
1434 Inst.addOperand(MCOperand::createReg(0));
1906 Inst.addOperand(MCOperand::createReg(0));
2138 Inst.addOperand(MCOperand::createReg(0));
2895 Inst.addOperand(MCOperand::createReg(0));
3091 Inst.addOperand(MCOperand::createReg(0));
3388 Inst.addOperand(MCOperand::createReg(0));
3440 Inst.addOperand(MCOperand::createReg(0));
3518 Inst.addOperand(MCOperand::createReg(0));
3532 Inst.addOperand(MCOperand::createReg(ARM::FPSCR_NZCV));
3543 Inst.addOperand(MCOperand::createReg(ARM::FPSCR_NZCV));
3644 Inst.addOperand(MCOperand::createReg(ARM::SP));
3717 Inst.addOperand(MCOperand::createReg(ARM::SP));
4366 Inst.addOperand(MCOperand::createReg(ARM::SP));
4367 Inst.addOperand(MCOperand::createReg(ARM::SP));
4383 Inst.addOperand(MCOperand::createReg(ARM::SP));
4389 Inst.addOperand(MCOperand::createReg(ARM::SP));
4390 Inst.addOperand(MCOperand::createReg(ARM::SP));
4942 Inst.addOperand(MCOperand::createReg(0));
5007 Inst.addOperand(MCOperand::createReg(0));
5072 Inst.addOperand(MCOperand::createReg(0));
5135 Inst.addOperand(MCOperand::createReg(0));
5203 Inst.addOperand(MCOperand::createReg(0));
5266 Inst.addOperand(MCOperand::createReg(0));
5345 Inst.addOperand(MCOperand::createReg(0));
5417 Inst.addOperand(MCOperand::createReg(0));
5873 Inst.addOperand(MCOperand::createReg(ARM::FPSCR_NZCV));
5876 Inst.addOperand(MCOperand::createReg(ARM::VPR));
5894 Inst.addOperand(MCOperand::createReg(ARM::FPSCR_NZCV));
5897 Inst.addOperand(MCOperand::createReg(ARM::VPR));
5903 Inst.addOperand(MCOperand::createReg(0));
5966 Inst.addOperand(MCOperand::createReg(ARM::LR));
5967 Inst.addOperand(MCOperand::createReg(ARM::LR));
5979 Inst.addOperand(MCOperand::createReg(ARM::LR));
6005 Inst.addOperand(MCOperand::createReg(ARM::LR));
6035 Inst.addOperand(MCOperand::createReg(Register));
6045 Inst.addOperand(MCOperand::createReg(Register));
6054 Inst.addOperand(MCOperand::createReg(0));
6070 Inst.addOperand(MCOperand::createReg(ARM::VPR));
6082 Inst.addOperand(MCOperand::createReg(Register));
6098 Inst.addOperand(MCOperand::createReg(Register));
6114 Inst.addOperand(MCOperand::createReg(Register));
6299 Inst.addOperand(MCOperand::createReg(Sysreg));
6312 Inst.addOperand(MCOperand::createReg(0));
6547 Inst.addOperand(MCOperand::createReg(ARM::VPR));
6575 Inst.addOperand(MCOperand::createReg(0));
6584 Inst.addOperand(MCOperand::createReg(ARM::VPR));
6594 Inst.addOperand(MCOperand::createReg(ARM::VPR));
6595 Inst.addOperand(MCOperand::createReg(ARM::VPR));
lib/Target/ARM/MCTargetDesc/ARMAsmBackend.cpp 340 Res.addOperand(MCOperand::createReg(0));
lib/Target/ARM/MCTargetDesc/ARMInstPrinter.cpp 271 NewReg = MCOperand::createReg(MRI.getMatchingSuperReg(
lib/Target/ARM/Thumb1InstrInfo.cpp 28 NopInst.addOperand(MCOperand::createReg(ARM::R8));
29 NopInst.addOperand(MCOperand::createReg(ARM::R8));
31 NopInst.addOperand(MCOperand::createReg(0));
lib/Target/ARM/Thumb2InstrInfo.cpp 49 NopInst.addOperand(MCOperand::createReg(0));
lib/Target/AVR/AVRMCInstLower.cpp 76 MCOp = MCOperand::createReg(MO.getReg());
lib/Target/AVR/AsmParser/AVRAsmParser.cpp 133 Inst.addOperand(MCOperand::createReg(getReg()));
159 Inst.addOperand(MCOperand::createReg(getReg()));
lib/Target/BPF/AsmParser/BPFAsmParser.cpp 188 Inst.addOperand(MCOperand::createReg(getReg()));
lib/Target/BPF/BPFMCInstLower.cpp 62 MCOp = MCOperand::createReg(MO.getReg());
lib/Target/BPF/BTFDebug.cpp 1133 OutMI.addOperand(MCOperand::createReg(MI->getOperand(0).getReg()));
lib/Target/BPF/Disassembler/BPFDisassembler.cpp 108 Inst.addOperand(MCOperand::createReg(Reg));
123 Inst.addOperand(MCOperand::createReg(Reg));
130 Inst.addOperand(MCOperand::createReg(GPRDecoderTable[Register]));
212 Instr.addOperand(MCOperand::createReg(BPF::R6));
lib/Target/Hexagon/AsmParser/HexagonAsmParser.cpp 380 Inst.addOperand(MCOperand::createReg(getReg()));
1321 Inst.addOperand(MCOperand::createReg(Hexagon::R0));
1387 Inst.addOperand(MCOperand::createReg(matchRegister(Reg2)));
1402 Inst.addOperand(MCOperand::createReg(matchRegister(Reg2)));
1418 Inst.addOperand(MCOperand::createReg(matchRegister(Reg2)));
1433 Inst.addOperand(MCOperand::createReg(MatchRegisterName(R2)));
1753 TmpInst.addOperand(MCOperand::createReg(matchRegister(Reg2)));
1897 TmpInst.addOperand(MCOperand::createReg(matchRegister(Reg2)));
lib/Target/Hexagon/Disassembler/HexagonDisassembler.cpp 525 Inst.addOperand(MCOperand::createReg(Table[RegNo]));
669 Inst.addOperand(MCOperand::createReg(Register));
697 Inst.addOperand(MCOperand::createReg(Register));
715 Inst.addOperand(MCOperand::createReg(Register));
775 Inst.addOperand(MCOperand::createReg(Register));
801 Inst.addOperand(MCOperand::createReg(Register));
lib/Target/Hexagon/HexagonAsmPrinter.cpp 285 Inst.addOperand(MCOperand::createReg(Hexagon::R0));
466 TmpInst.addOperand(MCOperand::createReg(High));
467 TmpInst.addOperand(MCOperand::createReg(Low));
544 MappedInst.addOperand(MCOperand::createReg(Low));
556 MappedInst.addOperand(MCOperand::createReg(Low));
570 MappedInst.addOperand(MCOperand::createReg(Low));
lib/Target/Hexagon/HexagonMCInstLower.cpp 127 MCO = MCOperand::createReg(MO.getReg());
lib/Target/Hexagon/MCTargetDesc/HexagonMCInstrInfo.cpp 358 static MCOperand MCO = MCOperand::createReg(Hexagon::VTMP);
lib/Target/Lanai/AsmParser/LanaiAsmParser.cpp 402 Inst.addOperand(MCOperand::createReg(getReg()));
433 Inst.addOperand(MCOperand::createReg(getMemBaseReg()));
441 Inst.addOperand(MCOperand::createReg(getMemBaseReg()));
443 Inst.addOperand(MCOperand::createReg(getMemOffsetReg()));
lib/Target/Lanai/Disassembler/LanaiDisassembler.cpp 169 Inst.addOperand(MCOperand::createReg(Reg));
178 Inst.addOperand(MCOperand::createReg(GPRDecoderTable[Register]));
190 Inst.addOperand(MCOperand::createReg(GPRDecoderTable[Register]));
192 Inst.addOperand(MCOperand::createReg(GPRDecoderTable[Register]));
202 Inst.addOperand(MCOperand::createReg(GPRDecoderTable[Register]));
lib/Target/Lanai/LanaiMCInstLower.cpp 105 MCOp = MCOperand::createReg(MO.getReg());
lib/Target/MSP430/AsmParser/MSP430AsmParser.cpp 129 Inst.addOperand(MCOperand::createReg(Reg));
153 Inst.addOperand(MCOperand::createReg(Mem.Reg));
lib/Target/MSP430/Disassembler/MSP430Disassembler.cpp 84 MI.addOperand(MCOperand::createReg(Reg));
102 MI.addOperand(MCOperand::createReg(Reg));
lib/Target/MSP430/MSP430MCInstLower.cpp 129 MCOp = MCOperand::createReg(MO.getReg());
lib/Target/Mips/AsmParser/MipsAsmParser.cpp 1027 Inst.addOperand(MCOperand::createReg(getGPR32Reg()));
1032 Inst.addOperand(MCOperand::createReg(getGPR32Reg()));
1037 Inst.addOperand(MCOperand::createReg(getGPR32Reg()));
1042 Inst.addOperand(MCOperand::createReg(getGPRMM16Reg()));
1047 Inst.addOperand(MCOperand::createReg(getGPRMM16Reg()));
1052 Inst.addOperand(MCOperand::createReg(getGPRMM16Reg()));
1057 Inst.addOperand(MCOperand::createReg(getGPRMM16Reg()));
1063 Inst.addOperand(MCOperand::createReg(getGPRMM16Reg()));
1071 Inst.addOperand(MCOperand::createReg(getGPR64Reg()));
1076 Inst.addOperand(MCOperand::createReg(getAFGR64Reg()));
1081 Inst.addOperand(MCOperand::createReg(getAFGR64Reg()));
1086 Inst.addOperand(MCOperand::createReg(getFGR64Reg()));
1091 Inst.addOperand(MCOperand::createReg(getFGR64Reg()));
1096 Inst.addOperand(MCOperand::createReg(getFGR32Reg()));
1107 Inst.addOperand(MCOperand::createReg(getFGR32Reg()));
1116 Inst.addOperand(MCOperand::createReg(getFCCReg()));
1121 Inst.addOperand(MCOperand::createReg(getMSA128Reg()));
1126 Inst.addOperand(MCOperand::createReg(getMSACtrlReg()));
1131 Inst.addOperand(MCOperand::createReg(getCOP0Reg()));
1136 Inst.addOperand(MCOperand::createReg(getCOP2Reg()));
1141 Inst.addOperand(MCOperand::createReg(getCOP3Reg()));
1146 Inst.addOperand(MCOperand::createReg(getACC64DSPReg()));
1151 Inst.addOperand(MCOperand::createReg(getHI32DSPReg()));
1156 Inst.addOperand(MCOperand::createReg(getLO32DSPReg()));
1161 Inst.addOperand(MCOperand::createReg(getCCRReg()));
1166 Inst.addOperand(MCOperand::createReg(getHWRegsReg()));
1216 Inst.addOperand(MCOperand::createReg(AsmParser.getABI().ArePtrs64bit()
1227 Inst.addOperand(MCOperand::createReg(getMemBase()->getGPRMM16Reg()));
1237 Inst.addOperand(MCOperand::createReg(RegNo));
2011 BInst.addOperand(MCOperand::createReg(Mips::ZERO));
2012 BInst.addOperand(MCOperand::createReg(Mips::ZERO));
2045 JalrInst.addOperand(MCOperand::createReg(Mips::RA));
2046 JalrInst.addOperand(MCOperand::createReg(Mips::T9));
2572 JalrInst.addOperand(MCOperand::createReg(Mips::RA));
3497 Inst.addOperand(MCOperand::createReg(Mips::ZERO));
3498 Inst.addOperand(MCOperand::createReg(Mips::ZERO));
3514 Inst.addOperand(MCOperand::createReg(Mips::ZERO));
3515 Inst.addOperand(MCOperand::createReg(Mips::ZERO));
5798 Inst.addOperand(MCOperand::createReg(NextReg));
lib/Target/Mips/Disassembler/MipsDisassembler.cpp 637 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR64RegClassID,
639 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR64RegClassID,
651 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR64RegClassID,
653 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR64RegClassID,
689 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
692 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
709 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
711 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
716 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
718 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
723 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
762 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
765 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
782 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
784 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
789 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
791 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
796 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
834 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
837 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
873 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
876 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
916 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
919 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
960 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
963 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
1008 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
1012 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
1052 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
1054 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
1094 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR64RegClassID, Rt)));
1095 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR64RegClassID, Rs)));
1135 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR64RegClassID, Rt)));
1136 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR64RegClassID, Rs)));
1149 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
1151 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
1153 MI.addOperand(MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID,
1398 Inst.addOperand(MCOperand::createReg(Reg));
1409 Inst.addOperand(MCOperand::createReg(Reg));
1420 Inst.addOperand(MCOperand::createReg(Reg));
1431 Inst.addOperand(MCOperand::createReg(Reg));
1442 Inst.addOperand(MCOperand::createReg(Reg));
1471 Inst.addOperand(MCOperand::createReg(Reg));
1483 Inst.addOperand(MCOperand::createReg(Reg));
1494 Inst.addOperand(MCOperand::createReg(Reg));
1505 Inst.addOperand(MCOperand::createReg(Reg));
1516 Inst.addOperand(MCOperand::createReg(Reg));
1533 Inst.addOperand(MCOperand::createReg(Reg));
1535 Inst.addOperand(MCOperand::createReg(Reg));
1536 Inst.addOperand(MCOperand::createReg(Base));
1554 Inst.addOperand(MCOperand::createReg(Reg));
1556 Inst.addOperand(MCOperand::createReg(Reg));
1557 Inst.addOperand(MCOperand::createReg(Base));
1574 Inst.addOperand(MCOperand::createReg(Reg));
1575 Inst.addOperand(MCOperand::createReg(Base));
1591 Inst.addOperand(MCOperand::createReg(Base));
1608 Inst.addOperand(MCOperand::createReg(Base));
1625 Inst.addOperand(MCOperand::createReg(Base));
1642 Inst.addOperand(MCOperand::createReg(Base));
1658 Inst.addOperand(MCOperand::createReg(Base));
1671 Inst.addOperand(MCOperand::createReg(Base));
1686 Inst.addOperand(MCOperand::createReg(Base));
1701 Inst.addOperand(MCOperand::createReg(Reg));
1702 Inst.addOperand(MCOperand::createReg(Base));
1805 Inst.addOperand(MCOperand::createReg(Reg));
1806 Inst.addOperand(MCOperand::createReg(Mips::SP));
1821 Inst.addOperand(MCOperand::createReg(Reg));
1822 Inst.addOperand(MCOperand::createReg(Mips::GP));
1847 Inst.addOperand(MCOperand::createReg(Mips::SP));
1865 Inst.addOperand(MCOperand::createReg(Reg));
1867 Inst.addOperand(MCOperand::createReg(Reg));
1868 Inst.addOperand(MCOperand::createReg(Base));
1891 Inst.addOperand(MCOperand::createReg(Base));
1895 Inst.addOperand(MCOperand::createReg(Reg));
1898 Inst.addOperand(MCOperand::createReg(Reg));
1900 Inst.addOperand(MCOperand::createReg(Reg+1));
1902 Inst.addOperand(MCOperand::createReg(Base));
1920 Inst.addOperand(MCOperand::createReg(Reg));
1921 Inst.addOperand(MCOperand::createReg(Base));
1938 Inst.addOperand(MCOperand::createReg(Reg));
1939 Inst.addOperand(MCOperand::createReg(Base));
1956 Inst.addOperand(MCOperand::createReg(Reg));
1957 Inst.addOperand(MCOperand::createReg(Base));
1974 Inst.addOperand(MCOperand::createReg(Reg));
1975 Inst.addOperand(MCOperand::createReg(Base));
1992 Inst.addOperand(MCOperand::createReg(Reg));
1993 Inst.addOperand(MCOperand::createReg(Base));
2010 Inst.addOperand(MCOperand::createReg(Reg));
2011 Inst.addOperand(MCOperand::createReg(Base));
2026 Inst.addOperand(MCOperand::createReg(Reg));
2027 Inst.addOperand(MCOperand::createReg(Base));
2045 Inst.addOperand(MCOperand::createReg(Rt));
2048 Inst.addOperand(MCOperand::createReg(Rt));
2049 Inst.addOperand(MCOperand::createReg(Base));
2062 Inst.addOperand(MCOperand::createReg(Mips::HWR29));
2074 Inst.addOperand(MCOperand::createReg(Reg));
2086 Inst.addOperand(MCOperand::createReg(Reg));
2098 Inst.addOperand(MCOperand::createReg(Reg));
2110 Inst.addOperand(MCOperand::createReg(Reg));
2122 Inst.addOperand(MCOperand::createReg(Reg));
2134 Inst.addOperand(MCOperand::createReg(Reg));
2146 Inst.addOperand(MCOperand::createReg(Reg));
2158 Inst.addOperand(MCOperand::createReg(Reg));
2170 Inst.addOperand(MCOperand::createReg(Reg));
2182 Inst.addOperand(MCOperand::createReg(Reg));
2194 Inst.addOperand(MCOperand::createReg(Reg));
2431 Inst.addOperand(MCOperand::createReg(Regs[i]));
2434 Inst.addOperand(MCOperand::createReg(Mips::RA));
2456 Inst.addOperand(MCOperand::createReg(Regs[i]));
2458 Inst.addOperand(MCOperand::createReg(Mips::RA));
2495 Inst.addOperand(MCOperand::createReg(Mips::A1));
2496 Inst.addOperand(MCOperand::createReg(Mips::A2));
2499 Inst.addOperand(MCOperand::createReg(Mips::A1));
2500 Inst.addOperand(MCOperand::createReg(Mips::A3));
2503 Inst.addOperand(MCOperand::createReg(Mips::A2));
2504 Inst.addOperand(MCOperand::createReg(Mips::A3));
2507 Inst.addOperand(MCOperand::createReg(Mips::A0));
2508 Inst.addOperand(MCOperand::createReg(Mips::S5));
2511 Inst.addOperand(MCOperand::createReg(Mips::A0));
2512 Inst.addOperand(MCOperand::createReg(Mips::S6));
2515 Inst.addOperand(MCOperand::createReg(Mips::A0));
2516 Inst.addOperand(MCOperand::createReg(Mips::A1));
2519 Inst.addOperand(MCOperand::createReg(Mips::A0));
2520 Inst.addOperand(MCOperand::createReg(Mips::A2));
2523 Inst.addOperand(MCOperand::createReg(Mips::A0));
2524 Inst.addOperand(MCOperand::createReg(Mips::A3));
2575 MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID, Rs)));
2579 MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID, Rt)));
2620 MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID, Rs)));
2622 MCOperand::createReg(getReg(Decoder, Mips::GPR32RegClassID, Rt)));
lib/Target/Mips/MCTargetDesc/MipsNaClELFStreamer.cpp 105 MaskInst.addOperand(MCOperand::createReg(AddrReg));
106 MaskInst.addOperand(MCOperand::createReg(AddrReg));
107 MaskInst.addOperand(MCOperand::createReg(MaskReg));
lib/Target/Mips/MCTargetDesc/MipsTargetStreamer.cpp 175 TmpInst.addOperand(MCOperand::createReg(Reg0));
184 TmpInst.addOperand(MCOperand::createReg(Reg0));
197 emitRX(Opcode, Reg0, MCOperand::createReg(Reg1), IDLoc, STI);
215 TmpInst.addOperand(MCOperand::createReg(Reg0));
216 TmpInst.addOperand(MCOperand::createReg(Reg1));
225 emitRRX(Opcode, Reg0, Reg1, MCOperand::createReg(Reg2), IDLoc, STI);
233 TmpInst.addOperand(MCOperand::createReg(Reg0));
234 TmpInst.addOperand(MCOperand::createReg(Reg1));
235 TmpInst.addOperand(MCOperand::createReg(Reg2));
253 TmpInst.addOperand(MCOperand::createReg(Reg0));
254 TmpInst.addOperand(MCOperand::createReg(Reg1));
1170 TmpInst.addOperand(MCOperand::createReg(GPReg));
1182 TmpInst.addOperand(MCOperand::createReg(GPReg));
1183 TmpInst.addOperand(MCOperand::createReg(GPReg));
1195 TmpInst.addOperand(MCOperand::createReg(GPReg));
1196 TmpInst.addOperand(MCOperand::createReg(GPReg));
1197 TmpInst.addOperand(MCOperand::createReg(RegNo));
1298 Inst.addOperand(MCOperand::createReg(GPReg));
1299 Inst.addOperand(MCOperand::createReg(SaveLocation));
1300 Inst.addOperand(MCOperand::createReg(Mips::ZERO));
1303 Inst.addOperand(MCOperand::createReg(GPReg));
1304 Inst.addOperand(MCOperand::createReg(Mips::SP));
lib/Target/Mips/MipsAsmPrinter.cpp 145 TmpInst0.addOperand(MCOperand::createReg(ZeroReg));
864 I.addOperand(MCOperand::createReg(Reg));
883 I.addOperand(MCOperand::createReg(Reg1));
884 I.addOperand(MCOperand::createReg(Reg2));
893 I.addOperand(MCOperand::createReg(Reg1));
894 I.addOperand(MCOperand::createReg(Reg2));
895 I.addOperand(MCOperand::createReg(Reg3));
lib/Target/Mips/MipsMCInstLower.cpp 188 return MCOperand::createReg(MO.getReg());
lib/Target/NVPTX/NVPTXAsmPrinter.cpp 244 MCOp = MCOperand::createReg(encodeVirtualRegister(MO.getReg()));
lib/Target/PowerPC/AsmParser/PPCAsmParser.cpp 415 Inst.addOperand(MCOperand::createReg(RRegs[getReg()]));
420 Inst.addOperand(MCOperand::createReg(RRegsNoR0[getReg()]));
425 Inst.addOperand(MCOperand::createReg(XRegs[getReg()]));
430 Inst.addOperand(MCOperand::createReg(XRegsNoX0[getReg()]));
449 Inst.addOperand(MCOperand::createReg(FRegs[getReg()]));
454 Inst.addOperand(MCOperand::createReg(FRegs[getReg()]));
459 Inst.addOperand(MCOperand::createReg(VFRegs[getReg()]));
464 Inst.addOperand(MCOperand::createReg(VRegs[getReg()]));
469 Inst.addOperand(MCOperand::createReg(VSRegs[getVSReg()]));
474 Inst.addOperand(MCOperand::createReg(VSFRegs[getVSReg()]));
479 Inst.addOperand(MCOperand::createReg(VSSRegs[getVSReg()]));
484 Inst.addOperand(MCOperand::createReg(QFRegs[getReg()]));
489 Inst.addOperand(MCOperand::createReg(QFRegs[getReg()]));
494 Inst.addOperand(MCOperand::createReg(QFRegs[getReg()]));
499 Inst.addOperand(MCOperand::createReg(RRegs[getReg()]));
504 Inst.addOperand(MCOperand::createReg(SPERegs[getReg()]));
509 Inst.addOperand(MCOperand::createReg(CRBITRegs[getCRBit()]));
514 Inst.addOperand(MCOperand::createReg(CRRegs[getCCReg()]));
519 Inst.addOperand(MCOperand::createReg(CRRegs[getCRBitMask()]));
lib/Target/PowerPC/Disassembler/PPCDisassembler.cpp 79 Inst.addOperand(MCOperand::createReg(Regs[RegNo]));
214 Inst.addOperand(MCOperand::createReg(RRegsNoR0[Base]));
221 Inst.insert(Inst.begin(), MCOperand::createReg(RRegsNoR0[Base]));
226 Inst.addOperand(MCOperand::createReg(RRegsNoR0[Base]));
242 Inst.addOperand(MCOperand::createReg(RRegsNoR0[Base]));
244 Inst.insert(Inst.begin(), MCOperand::createReg(RRegsNoR0[Base]));
247 Inst.addOperand(MCOperand::createReg(RRegsNoR0[Base]));
262 Inst.addOperand(MCOperand::createReg(RRegsNoR0[Base]));
277 Inst.addOperand(MCOperand::createReg(RRegsNoR0[Base]));
292 Inst.addOperand(MCOperand::createReg(RRegsNoR0[Base]));
307 Inst.addOperand(MCOperand::createReg(RRegsNoR0[Base]));
318 Inst.addOperand(MCOperand::createReg(CRRegs[7 - Zeros]));
lib/Target/PowerPC/PPCMCInstLower.cpp 173 OutMO = MCOperand::createReg(MO.getReg());
lib/Target/RISCV/AsmParser/RISCVAsmParser.cpp 690 Inst.addOperand(MCOperand::createReg(getReg()));
lib/Target/RISCV/Disassembler/RISCVDisassembler.cpp 73 Inst.addOperand(MCOperand::createReg(Reg));
84 Inst.addOperand(MCOperand::createReg(Reg));
95 Inst.addOperand(MCOperand::createReg(Reg));
106 Inst.addOperand(MCOperand::createReg(Reg));
117 Inst.addOperand(MCOperand::createReg(Reg));
148 Inst.addOperand(MCOperand::createReg(Reg));
lib/Target/RISCV/MCTargetDesc/RISCVAsmBackend.cpp 118 Res.addOperand(MCOperand::createReg(RISCV::X0));
125 Res.addOperand(MCOperand::createReg(RISCV::X0));
131 Res.addOperand(MCOperand::createReg(RISCV::X0));
137 Res.addOperand(MCOperand::createReg(RISCV::X1));
lib/Target/RISCV/RISCVMCInstLower.cpp 99 MCOp = MCOperand::createReg(MO.getReg());
lib/Target/Sparc/AsmParser/SparcAsmParser.cpp 335 Inst.addOperand(MCOperand::createReg(getReg()));
357 Inst.addOperand(MCOperand::createReg(getMemBase()));
360 Inst.addOperand(MCOperand::createReg(getMemOffsetReg()));
366 Inst.addOperand(MCOperand::createReg(getMemBase()));
537 MCOperand PrevReg = MCOperand::createReg(Sparc::G0);
lib/Target/Sparc/Disassembler/SparcDisassembler.cpp 153 Inst.addOperand(MCOperand::createReg(Reg));
164 Inst.addOperand(MCOperand::createReg(Reg));
176 Inst.addOperand(MCOperand::createReg(Reg));
188 Inst.addOperand(MCOperand::createReg(Reg));
203 Inst.addOperand(MCOperand::createReg(Reg));
214 Inst.addOperand(MCOperand::createReg(Reg));
223 Inst.addOperand(MCOperand::createReg(FCCRegDecoderTable[RegNo]));
232 Inst.addOperand(MCOperand::createReg(ASRRegDecoderTable[RegNo]));
241 Inst.addOperand(MCOperand::createReg(PRRegDecoderTable[RegNo]));
256 Inst.addOperand(MCOperand::createReg(RegisterPair));
266 Inst.addOperand(MCOperand::createReg(RegisterPair));
lib/Target/Sparc/SparcAsmPrinter.cpp 179 MCOperand MCRegOP = MCOperand::createReg(MO.getReg());
212 MCOperand RegO7 = MCOperand::createReg(SP::O7);
226 MCOperand RegO7 = MCOperand::createReg(SP::O7);
lib/Target/Sparc/SparcMCInstLower.cpp 75 return MCOperand::createReg(MO.getReg());
lib/Target/SystemZ/AsmParser/SystemZAsmParser.cpp 297 Inst.addOperand(MCOperand::createReg(getReg()));
306 Inst.addOperand(MCOperand::createReg(Mem.Base));
312 Inst.addOperand(MCOperand::createReg(Mem.Base));
314 Inst.addOperand(MCOperand::createReg(Mem.Index));
319 Inst.addOperand(MCOperand::createReg(Mem.Base));
326 Inst.addOperand(MCOperand::createReg(Mem.Base));
328 Inst.addOperand(MCOperand::createReg(Mem.Length.Reg));
333 Inst.addOperand(MCOperand::createReg(Mem.Base));
335 Inst.addOperand(MCOperand::createReg(Mem.Index));
lib/Target/SystemZ/Disassembler/SystemZDisassembler.cpp 89 Inst.addOperand(MCOperand::createReg(RegNo));
297 Inst.addOperand(MCOperand::createReg(Base == 0 ? 0 : Regs[Base]));
307 Inst.addOperand(MCOperand::createReg(Base == 0 ? 0 : Regs[Base]));
318 Inst.addOperand(MCOperand::createReg(Base == 0 ? 0 : Regs[Base]));
320 Inst.addOperand(MCOperand::createReg(Index == 0 ? 0 : Regs[Index]));
330 Inst.addOperand(MCOperand::createReg(Base == 0 ? 0 : Regs[Base]));
332 Inst.addOperand(MCOperand::createReg(Index == 0 ? 0 : Regs[Index]));
342 Inst.addOperand(MCOperand::createReg(Base == 0 ? 0 : Regs[Base]));
354 Inst.addOperand(MCOperand::createReg(Base == 0 ? 0 : Regs[Base]));
366 Inst.addOperand(MCOperand::createReg(Base == 0 ? 0 : Regs[Base]));
368 Inst.addOperand(MCOperand::createReg(Regs[Length]));
378 Inst.addOperand(MCOperand::createReg(Base == 0 ? 0 : Regs[Base]));
380 Inst.addOperand(MCOperand::createReg(SystemZMC::VR128Regs[Index]));
lib/Target/SystemZ/SystemZMCInstLower.cpp 82 return MCOperand::createReg(MO.getReg());
lib/Target/WebAssembly/WebAssemblyMCInstLower.cpp 229 MCOp = MCOperand::createReg(WAReg);
lib/Target/X86/AsmParser/X86Operand.h 498 Inst.addOperand(MCOperand::createReg(getReg()));
506 Inst.addOperand(MCOperand::createReg(RegNo));
540 Inst.addOperand(MCOperand::createReg(Reg));
545 Inst.addOperand(MCOperand::createReg(getMemBaseReg()));
547 Inst.addOperand(MCOperand::createReg(getMemIndexReg()));
549 Inst.addOperand(MCOperand::createReg(getMemSegReg()));
563 Inst.addOperand(MCOperand::createReg(getMemBaseReg()));
564 Inst.addOperand(MCOperand::createReg(getMemSegReg()));
569 Inst.addOperand(MCOperand::createReg(getMemBaseReg()));
579 Inst.addOperand(MCOperand::createReg(getMemSegReg()));
lib/Target/X86/Disassembler/X86Disassembler.cpp 274 mcInst.addOperand(MCOperand::createReg(llvmRegnum));
342 MCOperand baseReg = MCOperand::createReg(baseRegNo);
346 segmentReg = MCOperand::createReg(segmentRegnums[insn.segmentOverride]);
367 MCOperand baseReg = MCOperand::createReg(baseRegNo);
453 mcInst.addOperand(MCOperand::createReg(X86::XMM0 + (immediate >> 4)));
456 mcInst.addOperand(MCOperand::createReg(X86::YMM0 + (immediate >> 4)));
459 mcInst.addOperand(MCOperand::createReg(X86::ZMM0 + (immediate >> 4)));
473 segmentReg = MCOperand::createReg(segmentRegnums[insn.segmentOverride]);
507 ALL_REGS
552 ALL_SIB_BASES
556 baseReg = MCOperand::createReg(X86::NoRegister);
567 EA_BASES_32BIT
568 EA_BASES_64BIT
569 REGS_XMM
570 REGS_YMM
571 REGS_ZMM
587 indexReg = MCOperand::createReg(insn.addressSize == 4 ? X86::EIZ :
590 indexReg = MCOperand::createReg(X86::NoRegister);
608 baseReg = MCOperand::createReg(insn.addressSize == 4 ? X86::EIP :
612 baseReg = MCOperand::createReg(X86::NoRegister);
614 indexReg = MCOperand::createReg(X86::NoRegister);
617 baseReg = MCOperand::createReg(X86::BX);
618 indexReg = MCOperand::createReg(X86::SI);
621 baseReg = MCOperand::createReg(X86::BX);
622 indexReg = MCOperand::createReg(X86::DI);
625 baseReg = MCOperand::createReg(X86::BP);
626 indexReg = MCOperand::createReg(X86::SI);
629 baseReg = MCOperand::createReg(X86::BP);
630 indexReg = MCOperand::createReg(X86::DI);
633 indexReg = MCOperand::createReg(X86::NoRegister);
645 ALL_EA_BASES
661 segmentReg = MCOperand::createReg(segmentRegnums[insn.segmentOverride]);
718 mcInst.addOperand(MCOperand::createReg(X86::ST0 + stackPos));
734 mcInst.addOperand(MCOperand::createReg(X86::K0 + maskRegNum));
lib/Target/X86/X86MCInstLower.cpp 408 return MCOperand::createReg(MO.getReg());
742 OutMI.addOperand(MCOperand::createReg(ReturnReg));
1134 CallTargetMCOp = MCOperand::createReg(CallTarget.getReg());
1173 MI.addOperand(MCOperand::createReg(DefRegister));
lib/Target/XCore/Disassembler/XCoreDisassembler.cpp 207 Inst.addOperand(MCOperand::createReg(Reg));
219 Inst.addOperand(MCOperand::createReg(Reg));
lib/Target/XCore/XCoreMCInstLower.cpp 86 return MCOperand::createReg(MO.getReg());
tools/llvm-exegesis/lib/BenchmarkResult.cpp 153 return MCOperand::createReg(*RegNo);
tools/llvm-exegesis/lib/SnippetGenerator.cpp 194 AssignedValue = MCOperand::createReg(ROV.Reg);
tools/llvm-exegesis/lib/Target.cpp 105 AssignedValue = MCOperand::createReg(randomBit(AllowedRegs));
tools/llvm-exegesis/lib/Uops.cpp 148 MCOperand::createReg(NextPossibleReg);
200 IT.getValueFor(Op) = MCOperand::createReg(RandomReg);
212 IT.getValueFor(Op) = MCOperand::createReg(RandomReg);
tools/llvm-exegesis/lib/X86/Target.cpp 218 setMemOp(IT, 1, MCOperand::createReg(BaseReg));
220 setMemOp(IT, 3, MCOperand::createReg(IndexReg));
223 setMemOp(IT, 5, MCOperand::createReg(0));
226 setMemOp(IT, 0, MCOperand::createReg(GetDestReg(BaseReg, IndexReg)));
644 setMemOp(IT, MemOpIdx + 0, MCOperand::createReg(Reg)); // BaseReg
646 setMemOp(IT, MemOpIdx + 2, MCOperand::createReg(0)); // IndexReg
648 setMemOp(IT, MemOpIdx + 4, MCOperand::createReg(0)); // Segment
unittests/tools/llvm-exegesis/X86/SnippetGeneratorTest.cpp 393 IT.getValueFor(IT.Instr.Variables[0]) = MCOperand::createReg(X86::AX);
408 Mov.getValueFor(Mov.Instr.Variables[0]) = MCOperand::createReg(X86::RAX);
414 Add.getValueFor(Add.Instr.Variables[0]) = MCOperand::createReg(X86::RAX);
415 Add.getValueFor(Add.Instr.Variables[1]) = MCOperand::createReg(X86::RBX);